|
|
|
2020.07.25_[線上研討會] 關於如何設計/優化/測試多通道高速介面/SerDes接收機 & 發射機信號品質測試驗證
|
隨著5G通訊技術的普及,電子裝置與系統的複雜性和資料速率不斷升高,工程師在測試這些裝置時面臨著更多的挑戰。當資料速率較低時，單通道測試即可滿足要求。但如果資料速率較高，工程師可能會遇到各式各樣的串擾,抖動等問題。因此，在處理不同干擾源和干擾信號應用時，多通道測試就變得十分重要。 本次線上研討會您將學習到從如何優化&測試高速通訊數位鏈路的接收端,發射端的信號品質並達成Error-Free 的目標.
|
|
|
晶片設計實體層信號系統驗證、訊號品質驗證工程、訊號模擬工程、系統應用、失效分析與AE/FAE等部門
|
|
|
|
|
• 基礎高速數多通道數位鏈路Error-Free設計概念介紹
• 如何確保Error-Free在高速鏈路系統中 : 誤碼測試
• 影響誤碼率及其相應測試設置的主要因素：
-發射端(Transmitter)
-通道(Channel)
-接收端(Receiver)
• 誤碼測試的應用案例:Applications for bit error rate testing :
-Display Port and embedded Display Port
-DDR5
-PCI Express
-PAM4
• Q & A
|
|
|
|
|
|
|